La Parte I de nuestra trilogía zkVM argumentó a favor de reemplazar HAL con una arquitectura de prueba centrada en gráficos. Ahora aquí están los datos. Hicimos pruebas de rendimiento de Venus – nuestro backend centrado en gráficos en ZisK – en GPU y FPGA, y revisamos nuestra tesis original sobre hardware ZK. Aquí están los números. 🧵

2/ Graph-first ofrece ganancias medibles en GPUs. Bajo HAL, los kernels se lanzan secuencialmente. Con cudaGraph, capturamos y reproducimos todo el flujo de prueba como un gráfico programado. Eso reduce la sobrecarga de lanzamiento de la CPU y disminuye la sincronización host↔dispositivo, especialmente en fases iterativas como sumcheck. Resultados a continuación (comparando con ZisK 0.15).

3/ También probamos FPGA en dos dispositivos: VU47P (clase F2 de AWS) y VH1782 (clase V80 de AMD). Tiempo de reloj de GPU medido: ~47.8s FPGA (estimado por HLS): ~335–404s Nota: los tiempos de GPU son medidos; los tiempos de FPGA se estiman a partir de la latencia de síntesis ÷ Fmax. No es una comparación directa, pero es direccionalmente clara. Diferencia por chip: ~7–8×, en gran parte debido a los techos de frecuencia de FPGA (74–98 MHz). Ni el rendimiento bruto ni el rendimiento/watt justifican reemplazar la GPU con FPGA hoy.

4/ Pero "FPGA es más lento" no es la conclusión. El trabajo con FPGA obligó a definiciones precisas de los diseños de memoria, contratos de interfaz y dependencias entre las etapas de prueba. Exactamente la base que necesitas antes de diseñar un ASIC. FPGA es el puente de prototipado de gráfico a hardware.

5/ Debido a que el probador es un grafo de computación, la misma lógica se compila en cualquier backend: GPU → núcleos cudaGraph FPGA → módulos de flujo de datos ASIC → bloques de computación fijos Solo cambia el backend. El grafo se mantiene igual.

6/ GPU → FPGA → ASIC es, por lo tanto, una evolución coherente. Desplegamos GPU con configuraciones optimizadas para Venus para extraer un rendimiento estable y acumulativo. Aunque FPGA no es competitivo en rendimiento, confirma la corrección estructural de nuestra dirección de hardware. La arquitectura centrada en gráficos es el puente que permite la optimización a nivel de gráficos de cuda hoy y la compilación nativa de hardware ASIC mañana.