Deel I van onze zkVM-trilogie pleitte voor het vervangen van HAL door een grafiek-eerst bewijsarchitectuur. Hier zijn de gegevens. We hebben Venus - onze grafiek-eerst backend op ZisK - getest op GPU en FPGA, en hebben onze oorspronkelijke ZK-hardwarethese herzien. Hier zijn de cijfers. 🧵

2/ Graph-first levert meetbare voordelen op GPU's. Onder HAL worden kernels sequentieel gestart. Met cudaGraph vangen we de hele bewijsstroom op en herhalen we deze als een geplande grafiek. Dat vermindert de CPU-startoverhead en vermindert de host↔device synchronisatie-jitter, vooral in iteratieve fasen zoals sumcheck. Resultaten hieronder (ter vergelijking met ZisK 0.15).

3/ We hebben ook FPGA getest op twee apparaten: VU47P (AWS F2-klasse) en VH1782 (AMD V80-klasse). Gemeten GPU wandklok: ~47,8s FPGA (HLS-geschat): ~335–404s Opmerking: GPU-tijden zijn gemeten; FPGA-tijden zijn geschat op basis van synthese-latentie ÷ Fmax. Niet appels met appels, maar richting is duidelijk. Per-chip kloof: ~7–8×, grotendeels te wijten aan FPGA frequentie plafonds (74–98 MHz). Zowel ruwe prestaties als perf/watt rechtvaardigen vandaag de dag niet het vervangen van GPU door FPGA.

4/ Maar "FPGA is langzamer" is niet de conclusie. FPGA-werk dwong tot nauwkeurige definities van geheugenschema's, interfacecontracten en afhankelijkheden tussen bewijsstadia. Precies de basis die je nodig hebt voordat je een ASIC ontwerpt. FPGA is de brug van grafiek naar hardware prototyping.

5/ Omdat de prover een computatiediagram is, compileert dezelfde logica naar elke backend: GPU → cudaGraph-kernels FPGA → dataflow-modules ASIC → vaste rekenblokken Alleen de backend verandert. Het diagram blijft hetzelfde.

6/ GPU → FPGA → ASIC is dus een coherente evolutie. We zetten GPU in met Venus-geoptimaliseerde configuraties om stabiele, samengestelde prestaties te extraheren. Hoewel FPGA niet concurrerend is qua prestaties, bevestigt het de structurele correctheid van onze hardwarerichting. Graph-first architectuur is de brug die vandaag cuda graf-niveau optimalisatie mogelijk maakt en morgen ASIC hardware-native compilatie.