zkVM TrilogyのパートIでは、HALをグラフ優先の証明アーキテクチャに置き換えるべきだと主張しました。 さて、こちらがデータです。私たちはZisK上のグラフファーストバックエンドであるVenusをGPUとFPGAでベンチマークし、元のZKハードウェアの主張を再検討しました。 数字が示す通りです。🧵

2/ グラフファーストはGPUに対して測定可能な性能向上をもたらします。 HALではカーネルが順次起動されます。 cudaGraphでは、プロデュース全体のフローをスケジュールされたグラフとしてキャプチャし、再再生します。これによりCPU起動負荷が削減され、特にsumcheckのような反復フェーズでのホスト↔デバイスの同期ジッターが減ります。 以下に結果を示します(ZisK 0.15と比較して)。

3/ また、VU47P(AWS F2クラス)とVH1782(AMD V80クラス)の2台のデバイスでFPGAをテストしました。 測定されたGPUの壁時計:~47.8秒 FPGA(HLS推定): ~335〜404秒 注:GPU時間は測定されています。FPGAの時間は合成遅延÷Fmaxから推定されます。リンゴとリンゴの対比ではありませんが、方向性は明確です。 チップあたりのギャップ:~7〜8×、主にFPGAの周波数上限(74〜98 MHz)によるものです。 純粋な性能や性能・ワット数のいずれも、今日GPUをFPGAに置き換える正当化にはなりません。

4/ しかし「FPGAは遅い」という結論は決してありません。 FPGAの作業により、メモリレイアウト、インターフェース契約、証明段階間の依存関係の正確な定義が求められました。ASICを設計する前に必要なまさに基礎作業です。 FPGAはグラフからハードウェアへのプロトタイピングブリッジです。

5/ 証明者は計算グラフであるため、同じ論理は任意のバックエンドにコンパイルされます: GPU → cudaGraph カーネル FPGA→データフローモジュール 固定計算ブロック→ASICです 変更するのはバックエンドだけです。グラフは変わらない。

6/GPU、→FPGA、ASIC→は一貫した進化形です。 Venus最適化された構成でGPUを展開し、安定した複合的なパフォーマンスを引き出します。 FPGAは性能競争力のあるものではありませんが、ハードウェアの方向性の構造的正確性を裏付けています。 グラフファーストアーキテクチャは、今日のCudaグラフレベルの最適化と明日のASICハードウェアネイティブコンパイルを可能にする橋渡しです。