ほとんどの実験室でのテストは、2Dトランジスタの性能を静かに膨らませていることが研究で明らかになりました。アンドリュー・タイ、デューク大学 シリコンは長らくトランジスタ製造の半導体として選ばれてきましたが、現代技術はこの材料の本質的な限界を押し広げています。すでにトランジスタ内の部品は物理的に許される限り薄いものです。これらの限界を超えるために、研究者たちは原子の厚さが1つか2つでも機能する様々な材料、いわゆる2D材料を探求しています。 バックゲートテストが結果に歪む仕組み これらの材料の性能を研究するために、研究者はしばしば単純な「バックゲート」アーキテクチャに頼り、トランジスタの全部品を単一のシリコンピースに組み立て、製造を容易にし迅速な実験を可能にします。この構成では、モリブデン二硫化物(MoS₂)のような超薄型2次元半導体が、電流を流す2つの金属接触電極の間に位置します。電流の流れは、シリコン基板をゲート制御としてオンまたはオフします。 しかし、ゲートは2次元半導体チャネルを変調するだけでなく、「バックゲート」アーキテクチャでは、金属接点より下にある半導体の部分にも影響を与えます。これにより「コンタクトゲーティング」と呼ばれる現象が生まれ、ゲートを介して接触抵抗を下げることでトランジスタの性能を増幅します。この性能向上は当初は魅力的で研究者たちの望みに見えますが、バックゲートアーキテクチャは速度制限や電流漏れという副産物のため、実際のデバイスでは使用できません。 「パフォーマンスを増幅するのは良いことのように思えます」とフランクリンは言いました。「しかし、このアーキテクチャは実験室での基本的なテストには優れているものの、物理的な制約があり、実際のデバイス技術では使えないのです。」 より公正な試験装置の構築 この2Dトランジスタに関する数百件の実験室研究に存在するこの根底にある要因を明らかにするため、フランクリンの研究室の博士課程学生ヴィクトリア・ラベルは、接触ゲートが性能にどれだけ影響するかを直接測定できる新しいデバイスアーキテクチャを1年間かけて開発しました。 彼女は対称型デュアルゲートトランジスタを構築し、これは同じ2次元半導体チャネル、接点、材料の上下にゲートを配置しました。背面ゲートとトップゲートで装置を操作する際の違いは、接触ゲートがあるかどうかだけで、1対1の比較が可能だった。 「捏造には、何に直面するかわからない」とラベルは語った。「こんなに小さな寸法で作ると、物理的な限界内でできることが本当に難しくなるんだ。」 その結果は驚くべきものでした。大型デバイスでは、接触ゲートは性能をほぼ倍増させました。ラベルが将来の技術に関連する小さな寸法にデバイスを縮小するにつれて、接触ゲート効果は強まりました。チャネル長50ナノメートル、接触長30ナノメートルで、接触ゲートにより性能は最大6倍に向上しました。 デバイスが縮小するにつれて、接点が全体の性能を支配するとフランクリンは説明しました。接触行動を変えるあらゆるメカニズムはますます重要になります。これまでに報告されたほとんどの2次元トランジスタ結果がバックゲートアーキテクチャを用いてきたため、フランクリンとラヴェルの発見は広範な意味を持ちます。 リアルな2Dデバイスへの次のステップ 次に、チームはスケーリングをさらに進め、接触長を15ナノメートルまで短縮し、接触抵抗を減らすための代替接触金属の研究を計画しています。より広い目標は、2D半導体を将来のトランジスタ技術に統合するための設計ルールをより明確にすることです。 「もしいつか2D材料がシリコンチャネルに取って代わるなら、デバイスアーキテクチャが測定にどのように影響するかを正直に認識する必要があります」とフランクリンは述べました。この作品はその基盤を築くことなのです。」