La partie I de notre trilogie zkVM a plaidé en faveur du remplacement de HAL par une architecture de preuve axée sur les graphes. Voici maintenant les données. Nous avons évalué Venus – notre backend axé sur les graphes sur ZisK – sur GPU et FPGA, et avons revisité notre thèse originale sur le matériel ZK. Voici ce que montrent les chiffres. 🧵

2/ Graph-first offre des gains mesurables sur les GPU. Sous HAL, les noyaux se lancent séquentiellement. Avec cudaGraph, nous capturons et rejouons l'ensemble du flux de preuve sous forme de graphique programmé. Cela réduit la surcharge de lancement du CPU et diminue le jitter de synchronisation hôte↔dispositif, en particulier dans les phases itératives comme le sumcheck. Résultats ci-dessous (comparé à ZisK 0.15).

3/ Nous avons également testé le FPGA sur deux appareils : VU47P (classe F2 d'AWS) et VH1782 (classe V80 d'AMD). Temps mesuré du GPU : ~47,8s FPGA (estimé par HLS) : ~335–404s Remarque : les temps du GPU sont mesurés ; les temps du FPGA sont estimés à partir de la latence de synthèse ÷ Fmax. Ce n'est pas comparable, mais la direction est claire. Écart par puce : ~7–8×, principalement en raison des plafonds de fréquence du FPGA (74–98 MHz). Ni la performance brute ni la perf/watt ne justifient de remplacer le GPU par le FPGA aujourd'hui.

4/ Mais "FPGA est plus lent" n'est pas la conclusion. Le travail sur FPGA a forcé des définitions précises des agencements de mémoire, des contrats d'interface et des dépendances entre les étapes de preuve. Exactement les bases dont vous avez besoin avant de concevoir un ASIC. FPGA est le pont de prototypage de graphes à matériel.

5/ Parce que le prouveur est un graphe de calcul, la même logique se compile sur n'importe quel backend : GPU → noyaux cudaGraph FPGA → modules de flux de données ASIC → blocs de calcul fixes Seul le backend change. Le graphe reste le même.

6/ GPU → FPGA → ASIC est donc une évolution cohérente. Nous déployons des GPU avec des configurations optimisées pour Venus afin d'extraire des performances stables et composées. Bien que le FPGA ne soit pas compétitif en termes de performance, il confirme la justesse structurelle de notre direction matérielle. L'architecture orientée graphe est le pont qui permet l'optimisation au niveau des graphes CUDA aujourd'hui et la compilation native du matériel ASIC demain.