La Parte I de nuestra trilogía zkVM defendió reemplazar HAL por una arquitectura de demostración basada en grafos. Ahora aquí están los datos. Comparamos Venus – nuestro backend de primer gráfico en ZisK – entre GPU y FPGA, y revisamos nuestra tesis original de hardware ZK. Esto es lo que muestran los números. 🧵

2/ El gráfico primero ofrece ganancias medibles en las GPUs. Bajo HAL, los kernels se lanzan secuencialmente. Con cudaGraph, capturamos y reproducimos todo el flujo de demostración como un grafo programado. Eso reduce la carga de lanzamiento de la CPU y reduce el jitter de sincronización de dispositivos anfitrión↔, especialmente en fases iterativas como sumcheck. Resultados a continuación (comparando con ZisK 0,15).

3/ También probamos FPGA en dos dispositivos: VU47P (clase AWS F2) y VH1782 (clase AMD V80). Reloj de pared de GPU medido: ~47,8s FPGA (estimado por HLS): ~335–404s Nota: los tiempos de GPU se miden; Los tiempos en FPGA se estiman a partir de la latencia de síntesis ÷ Fmax. No es una confrontación directa, sino clara en la dirección. Brecha por chip: ~7–8×, en gran parte debido a los techos de frecuencia FPGA (74–98 MHz). Ni el rendimiento bruto ni la potencia/vatios justifican hoy en día reemplazar la GPU por FPGA.

4/ Pero "el FPGA es más lento" no es la conclusión. El trabajo en FPGA obligó a definir con precisión los diseños de memoria, los contratos de interfaz y las dependencias entre las etapas de demostración. Exactamente la base que necesitas antes de diseñar un ASIC. El FPGA es el puente de prototipado de grafo a hardware.

5/ Como el demostrador es un grafo de cómputo, la misma lógica se compila en cualquier backend: Kernels de GPU → CudaGraph FPGA → módulos de flujo de datos ASIC → bloques de cómputo fijos Solo cambia el backend. El gráfico sigue igual.

6/ GPU → FPGA → ASIC son así una evolución coherente. Desplegamos GPU con configuraciones optimizadas para Venus para extraer un rendimiento estable y compuesto. Aunque el FPGA no es competitivo en rendimiento, confirma la corrección estructural de la dirección de nuestro hardware. La arquitectura graph-first es el puente que permite la optimización a nivel de grafo CUDA hoy y la compilación nativa de hardware ASIC mañana.