الجزء الأول من ثلاثية zkVM لدينا قدم حجة لاستبدال HAL ببنية إثبات الرسوم البيانية أولا. والآن هذه هي البيانات. قمنا بمقارنة Venus – الخلفية التي تعتمد أولا على ZisK – عبر GPU وFPGA، وأعدنا النظر في أطروحتنا الأصلية حول عتاد ZK. إليك ما تظهره الأرقام. 🧵

2/ الرسم البياني أولا يوفر مكاسب قابلة للقياس على وحدات معالجة الرسوميات. تحت HAL، تطلق النوى بشكل متسلسل. مع cudaGraph، نلتقط ونعيد تشغيل تدفق الإثبات بالكامل كرسم بياني مجدول. هذا يقلل من عبء تشغيل المعالج ويقلل من تذبذب مزامنة الأجهزة المضيفة↔، خاصة في المراحل التكرارية مثل فحص الجمع. النتائج أدناه (مقارنة ب ZisK 0.15).

3/ اختبرنا أيضا FPGA على جهازين: VU47P (فئة AWS F2) وVH1782 (فئة AMD V80). ساعة الجدار المقاسة لوحدة معالجة الرسوميات: ~47.8 ثانية FPGA (تقدير HLS): ~335–404 ملاحظة: يتم قياس أوقات وحدات معالجة الرسوميات؛ تقدر أوقات FPGA من زمن تأخير التوليف ÷ Fmax. ليس تقارير واضحة، لكن الاتجاه واضح. الفجوة لكل شريحة: ~7–8×، ويرجع ذلك بشكل كبير إلى سقف تردد FPGA (74–98 ميجاهرتز). لا الأداء الخام ولا الأداء اليدوي/الواط يبرران استبدال بطاقة الرسوميات ب FPGA اليوم.

4/ لكن "FPGA أبطأ" ليس الخاتمة. أجبر عمل FPGA على تعريفات دقيقة لتخطيطات الذاكرة، وعقود الواجهات، والتبعيات بين مراحل الإثبات. بالضبط الأساس الذي تحتاجه قبل تصميم ASIC. FPGA هو جسر النمذجة الأولية من الرسوم البيانية إلى العتاد.

5/ بما أن المحقق هو رسم بياني حسابي، فإن نفس المنطق يترجم إلى أي خلفية خلفية: نوى → cudaGraph وحدات تدفق البيانات → FPGA ASIC → كتل الحوسبة الثابتة فقط الخلفية تتغير اللعبة. الرسم البياني يبقى كما هو.

6/ وحدة معالجة الرسومات → FPGA → ASIC هي تطور متماسك. نقوم بنشر وحدة معالجة الرسوميات بتكوينات محسنة ل Venus لاستخراج أداء مستقر ومضاعف. بينما FPGA ليست تنافسية من حيث الأداء، إلا أنها تؤكد صحة هيكلية اتجاه أجهزتنا في الجهاز. هندسة الرسوم البيانية أولا هي الجسر الذي يمكن تحسين مستوى الرسوم بيانية على مستوى cuda اليوم وترجمة أجهزة ASIC الأصلية غدا.